До выхода финальных спецификаций PCI Express 6.0 осталось несколько месяцев, но окончательный черновой вариант, выпущенный около 5 месяцев назад, позволяет разработчикам микросхем и другим компаниям начать внедрение передовой технологии в свои продукты: новые функции уже не будут добавляться или изменяться. Synopsys, например, уже представила первое в отрасли полное IP-решение PCIe 6.0, которое позволяет разработчикам микросхем интегрировать передовой интерфейс в свои 5-нм чипы.

Пакет Synopsys DesignWare IP для PCIe 6.0 включает контроллер (с интерфейсом Synopsys или дополнительными интерфейсами ARM AMBA 5/4/3 AXI), физический интерфейс (PHY) и проверочные блоки Verification. Решение, предлагаемое Synopsys, позволяет разработчикам микросхем добавить контроллер и физический интерфейс в свой 5-нм дизайн, а затем проверить, что всё работает правильно.

В новейшем интерфейсе заинтересованы разработчики ASIC для ИИ и HPC, графических процессоров, контроллеров SSD и других продуктов, чувствительных к полосе пропускания и получающих отдачу от тех показателей пропускной способности, которые может обеспечить интерфейс PCIe 6.0. Речь идёт о скорости до 128 Гбайт/с по интерфейсу x16 в каждом направлении. Это означает, что в теории устройство с поддержкой PCIe 6.0 может за секунду обмениваться 256 Гбайт данных.

Контроллер PCIe 6.0 от Synopsys в полном соответствии со стандартом увеличивает скорость передачи данных до 64 гигатранзакций в секунду против 32 ГТ/с для PCIe 5.0 и 16 ГТ/с — для PCIe 4.0. Сигнальная структура интерфейса вместо передачи последовательности импульсов без возврата к нулю (NRZ, no-return-to-zero) использует схему передачи с амплитудно-импульсной модуляцией (PAM4). Для передачи будет использоваться градация сигнала с четырьмя уровнями, что увеличит плотность передачи данных и ёмкость канала. При этом Synopsys утверждает, что использует оптимизированный канал данных для обеспечения сверхнизких задержек.

Также поддерживаются другие особенности PCIe 6.0 вроде прямого исправления ошибок с малой задержкой (FEC), режима FLIT и режим пониженного энергопотребления L0p — всё это ключевые новшества функции PCIe 6.0. Вдобавок ко всему, контроллер Synopsys DesignWare PCIe 6.0 также поддерживает собственные адаптивные алгоритмы DSP, которые оптимизируют аналоговую и цифровую стабилизацию для снижения энергопотребления на 20 % на интерфейсах между чипами, райзером и системной платой.

В последние 1,5 года видеокарты, процессоры и твердотельные накопители M.2 обзавелись поддержкой PCIe 4.0. Пройдёт ещё какое-то время до появления поддержки PCIe 5.0 в передовых продуктах, но приятно осознавать, что PCI-SIG уже практически завершила разработку следующей версии интерфейса. Сегодня в PCIe 6.0 вряд ли есть смысл на потребительском рынке, но в центрах обработки данных пропускная способность никогда не бывает лишней. Впрочем, спустя годы, PCIe 6.0 наверняка доберётся и до обычных пользователей.

Если вы заметили ошибку — выделите ее мышью и нажмите CTRL+ENTER.

Чипы с PCIe 6.0 уже можно проектировать: Synopsys представила полноценное решение
Source:
Source 1

LEAVE A REPLY

Please enter your comment!
Please enter your name here